

زمان آزمون (دقیقه): تستی: ۱۰۰ تشریحی: ۰


تعداد سوالات: تستی: ۲۵ تشریحی: ۰

عنوان درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی فناوری اطلاعات (چندبخشی)، مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

استفاده از ماشین حساب مهندسی مجاز است

۱- در مدار سوئیچینگ زیر برای آنکه لامپ  $L$  روشن شود، باید  $L$  برابر با کدام تابع بولی شود؟



$L = a \cdot (b + c)$  .۴

$L = a + bc$  .۳

$L = abc$  .۲

$L = a + b + c$  .۱

۲- برای مقایسه خانواده گیت های منطقی از چه پارامتری استفاده می شود؟

$P_D / t_p$  .۴

$P_D \cdot t_p$  .۳

$P_D$  .۲

$t_p$  .۱

۳- اگر تلفات توان دو گیت A و B را به ترتیب دو برابر و نصف کنیم، حاصلضرب تأخیر - توان کدام گیت بیشتر می

شود؟ کدام گیت کارآمدتر می باشد؟ (به ترتیب از راست به چپ)

A - A .۴

B - B .۳

B - A .۲

A - B .۱

۴- برای یک دیود در بایاس مستقیم کدام گزینه صحیح نیست؟

۰۲ عرض ناحیه تخلیه بیشتر است.

۰۱ ولتاژ P نسبت به N مثبت تر است.

۰۴ جریان پخشی بر جریان نشتی غلبه می کند.

۰۳ جریان حامل اکثریت بیشتر است.


زمان آزمون (دقیقه): تستی: ۱۰۰ تشریحی: ۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۰

عنوان درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی فناوری اطلاعات (چندبخشی)، مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

۵- مدار زیر کدام گیت منطقی را نشان می دهد؟



OR .۴

AND .۳

NAND .۲

NOR .۱

۶- پرکاربردترین ترانزیستور اثر میدان کدام است و ترانزیستور MOSFET افزایشی کانال N روی زیر لایه ی نوع ..... ساخته می شود. (راست به چپ)

۲. MOSFET کاهشی، P

۱. MOSFET افزایشی، P

۴. MOSFET کاهشی، N

۳. MOSFET افزایشی، N

۷- ترانزیستور افزایشی در حالتی که  $V_{DS}$  افزایش می یابد، کانال به چه شکلی می شود و مقاومت آن در این حالت چه تغییری می کند؟ (راست به چپ)

۲. مخروطی - افزایش می یابد.

۱. کروی - افزایش می یابد.

۴. مخروطی - کاهش می یابد.

۳. کروی - کاهش می یابد.

۸- در ترانزیستور NMOS زیر لایه از نوع ..... و سورس و درین از نوع ..... می باشند. (راست به چپ)

۴. N, P

۳. P, P

۲. N, N

۱. P, N

زمان آزمون (دقیقه): تستی: ۱۰۰ تشریحی: ۰


تعداد سوالات: تستی: ۲۵ تشریحی: ۰

عنوان درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی فناوری اطلاعات (چندبخشی)، مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

۹- در مدار زیر ولتاژ درین ۰.۱ ولت است. جریان درین و مقاومت بی درین و سورس در نقطه کار به ترتیب کدام است؟

$$(K_n = 0.5 \text{ mA/V}^2, V_t = 1 \text{ V})$$



۰.۲ ۰.۳۹۵ آمپر، ۵۰.۵ اهم

۰.۱ ۰.۱۹۲ آمپر، ۲۳۵ اهم

۰.۴ ۰.۱۹۲ آمپر، ۵۰.۵ اهم

۰.۳ ۰.۳۹۵ آمپر، ۲۳۵ اهم

۱۰- در MOSFET شکست اکسید گیت چه موقع رخ می دهد؟

۱. وقتی که ولتاژ گیت به سورس از حدود ۱۰۰ ولت بیشتر شود.
۲. وقتی که ولتاژ گیت به سورس از حدود ۵۰ ولت بیشتر شود.
۳. وقتی که ولتاژ ۵۰ تا ۱۰۰ ولت باشد که باعث افزایش سریع جریان می شود.
۴. وقتی که ولتاژ گیت به درین از حدود ۵۰ ولت بیشتر شود.

۱۱- در MOSFET اگر دما ۴ درجه سانتی گراد افزایش یابد اندازه  $V_t$  حدود چند میلی ولت کاهش می یابد؟

۸.۴

۶.۳

۴.۲

۲.۱

۱۲- در کدام ترانزیستور کانال از ابتدا وجود ندارد و با اعمال ولتاژ به گیت ایجاد می شود؟

۰.۴ NMOS افزایشی

۰.۳ PMOS افزایشی

۰.۲ PMOS تخلیه ای

۰.۱ NMOS تخلیه ای

زمان آزمون (دقیقه): تستی: ۱۰۰ تشریحی: ۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۰

عنوان درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی فناوری اطلاعات (چندبخشی)، مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

۱۳- کدام یک از موارد زیر از تفاوت های مدار شاتکی کم توان (LSTTL) با شاتکی معمولی نیست؟

۱. مقاومت های بیشتر در LSTTL

۲. اتلاف توان کمتر در LSTTL

۳. سرعت کمتر در LSTTL به دلیل به کار بردن مقاومت بزرگتر

۴. تأخیر انتشار بیشتر

۱۴- استفاده از منطق ECL در کدام کاربرد کمترین تأخیر را دارد؟

۱. VLSI

۱. سیستم های مخابراتی دیجیتال

۲. CMOS

۳. گیت های SSI و MSI

۱۵- در ساختمان ترانزیستور دو قطبی به ترتیب غلظت کدام لایه را بالا و عرض کدام لایه بزرگتر می گیرند؟ (به ترتیب از راست به چپ)

۱. کلکتور - امیتر

۲. بیس - امیتر

۳. امیتر - کلکتور

۴. کلکتور - بیس

۱۶- در گیت RTL کدام یک به عنوان عامل محدود کننده Fan - Out می باشد؟

۱. خروجی بالا


۲. خروجی پایین

۳. تعداد ورودی های زیاد

۴. خروجی بدون بار پایین

۱۷- اگر در NAND دو ورودی نوع DTL شکل زیر هر دو ورودی در سطح بالا باشند،  $\beta$  ترانزیستور Q کدام است؟ )

$$(V_{CE}(\text{sat}) = 0.2\text{v})$$



۲,۵ .۴

۲,۱ .۳

۲,۸ .۲

۲,۳ .۱


زمان آزمون (دقیقه): تستی: ۱۰۰ تشریحی: ۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۰

عنوان درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی فناوری اطلاعات (چندبخشی)، مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

۱۸- مدار شکل زیر مربوط به کدام گیت منطقی است؟ اگر دو ورودی A و B هر دو Low باشند، خروجی کدام است؟ (به ترتیب از راست به چپ)




۰۴ Low, XNOR

۰۳ High, XOR

۰۲ High, NOR

۰۱ High, NAND

۱۹- شکل نشان داده شده کدام تابع را پیاده‌سازی می‌کند؟



۰۴  $\overline{AD+BC}$

۰۳  $\overline{AB+DC}$

۰۲  $AD.BC$

۰۱  $\overline{AD.BC}$



تعداد سوالات: تستی: ۲۵ تشریحی: ۰

زمان آزمون (دقیقه): تستی: ۱۰۰ تشریحی: ۰

عنوان درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی فناوری اطلاعات (چندبخشی)، مهندسی فناوری اطلاعات ۱۵۱۱۰۰۵

۲۰- کدام مزیت گیت های کلکتور باز، **Wired - AND** نامیده می شود؟


۱. امکان متصل نمودن مستقیم خروجی گیت ها به هم

۲. امکان متصل نمودن مستقیم خروجی گیت ها به ورودی گیت ها

۳. کاهش نویز

۴. هازارد شدن خروجی و ولتاژ مناسب خروجی

۲۱- شکل زیر نماد مداری کدام ترانزیستور را نشان می دهد؟



۴. PMOS افزایشی

۳. PMOS کاهشی

۲. NMOS افزایشی

۱. NMOS کاهشی

۲۲- علت استفاده از دیودهای شاتکی در خانواده TTL چیست؟

۱. افزایش سرعت

۲. افزایش افت ولتاژ

۳. افزایش زمان تاخیر

۴. افزایش جریان

۲۳- دلیل استفاده از طبقه توتم پل در TTL چیست؟

۱. افزایش سرعت

۲. تغییر سطح ولتاژ

۳. تولید خروجی های مکمل

۴. افزایش سرعت و تولید خروجی های مکمل

۲۴- در کدام نوع منطق با جلوگیری از اشباع ترانزیستورها و نیز بکارگیری نوسان های منطقی کوچک به سرعت زیاد دست می یابیم؟

۱. ECL

۲. TTL

۳. DTL

۴. LSI

۲۵- کدام زیر خانواده منطقی بالاترین سرعت را در میان خانواده های دیگر دارد اما مصرف توان آنها نیز بالاترین مقدار را دارد؟

۱. LSTTL

۲. ALSTTL

۳. MECL

۴. FAST

الڪٽرونيڪ ڊيجيٽل تابستان ۹۴

د	1
ج	2
ب.ب	3
ب.ب	4
د	5
الف	6
ب.ب	7
د	8
ج	9
ب.ب	10
الف	11
د	12
د	13
ب.ب	14
ج	15
الف	16
الف	17
الف	18
د	19
الف	20
ج	21
الف	22
الف	23
الف	24
ج	25